前言
靜電放電 (Electrostatic Discharge, ESD) 是造成大多數的電子元件或電子系統故障與損壞的主要因素。靜電放電的產生多是由於人為因素所形成,但又很難避免。例如電子元件或系統在製造、生產、組裝、測試、存放和搬運等的過程中,靜電會累積在人體、儀器及儲放設備等之中,甚至在電子元件本身也會累積靜電,而人們在不知情的情況下,使這些物體相互接觸,因而形成了一放電路徑,使得電子元件或系統遭到靜電放電的破壞。這種破壞會導致半導體元件以及電腦系統等,形成一種永久性的毀壞,因而影響電子元件或系統功能,而使得電子產品工作不正常。如下圖所示,是積體電路遭受靜電放電轟擊後,所拍攝下之掃描式電子顯微鏡照片,可明顯地看到靜電放電電流造成電晶體元件的燒毀現象。由於一般商用積體電路須達到 2000 伏特人體放電模式之靜電放電耐受度,因此,積體電路須搭配適當的靜電放電防護設計,以避免積體電路遭受靜電放電的威脅與破壞。
積體電路之靜電放電測試標準
為了辨別各項積體電路產品的靜電放電防護能力,必須有一套正確而快速的測試方法作為判斷標準。依靜電放電產生的原因及其對積體電路放電的方式不同,目前分類為三大類:(1) 人體放電模式 (human-body model, HBM)、(2) 機器放電模式 (machine model, MM)、和 (3) 元件充電模式 (charged-device model, CDM)。
人體放電模式的靜電放電是指因人體在地上走動磨擦或其他因素而在人體上已累積了靜電,當此人去碰觸到積體電路時,人體上的靜電便會經由積體電路的接腳而進入積體電路內,再經由積體電路放電到地去。此放電的過程會在短到幾百奈秒的時間內產生數安培的瞬間放電電流,此電流會把積體電路內的元件給燒毀。有關於人體放電模式的靜電放電已有工業測試的標準為 MIL-STD-883 和 JESD22-A114。一般商用積體電路須達到 2000 伏特人體放電模式之靜電放電耐受度。
機器放電模式的靜電放電是指機器本身累積了靜電,當此機器去碰觸到積體電路時,該靜電便經由積體電路的接腳放電。此機器放電模式的工業測試標準為 ED-4701-1 和 EIA/JESD22-A115。因為大多數機器都是用金屬製造的,其機器放電模式的等效電阻為 0 歐姆,故其放電的過程更短,在幾奈秒到幾十奈秒之內會有數安培的瞬間放電電流產生,對積體電路的破壞力更大。一般商用積體電路須達到 200 伏特機器放電模式之靜電放電耐受度。
元件充電模式是指積體電路先因磨擦或其他因素而在積體電路內部累積了靜電,但在靜電累積的過程中積體電路並未被損傷。此帶有靜電的積體電路在處理過程中,當其接腳去碰觸到接地面時,積體電路內部的靜電便會經由接腳自積體電路內部流出來,而造成了放電的現象。此元件充電模式的工業測試標準有 ESD STM5.3.1-1999 和 JESD22-C101C。元件充電模式的放電電流在不到一奈秒的時間內,便已衝到十幾安培的尖峰值,但其放電的總時段約在十奈秒的時間內便結束。此種放電現象更易造成積體電路的損傷。
積體電路之靜電放電防護設計
靜電放電防護電路是在積體電路中專門用來當靜電放電防護之用,此靜電放電防護電路提供了靜電放電電流路徑,以免靜電放電時,靜電電流流入積體電路的內部電路而造成損傷。為避免積體電路遭受靜電放電的威脅與破壞,所有積體電路與外界接觸的銲墊皆須搭配靜電放電防護設計。在輸出銲墊,其輸出級大尺寸的電晶體本身便可當作靜電放電防謢元件來用,但是其佈局必須遵守設計規則中有關靜電放電佈局方面的規定。在輸入銲墊,因積體電路的輸入端一般都是連接到電晶體的閘極,且由於閘極氧化層很容易被靜電放電所打穿,因此在輸入銲墊的下方或旁邊會設計一組靜電放電防護電路,以保護輸入級的元件。在電源端與接地端的銲墊也要做靜電放電防護設計,因為電源端與接地端的接腳也可能遭受靜電放電的轟擊。因此,一個全晶片之靜電放電防護電路的安排要如圖三所示。
靜電放電防護技術隨著半導體製程的先進演變而愈來愈困難,然而世界先進國家的各大廠商在靜電放電防護上的研究也更趨熱烈,各式各樣的技術都被提出用在靜電放電防護上,因而已有很多靜電放電防護設計的相關專利被申請。在產品商業化時,設計者還要注意專利的智慧財產權問題,因而是高難度的設計工作。
本研究群(307實驗室 /交通大學電子研究所)多年來研發各式各樣靜電放電防護技術,協助電子產業提昇積體電路產品之靜電放電防護能力,所研發之防護技術已實際應用在許多積體電路產品上。在積體電路靜電放電防護技術,包括以下六個主題: (a) 製程技術; (b)佈局技術; (c)元件技術; (d)電路技術; (e)全晶片防護技術; 以及(f)系統層級防護技術。在這些主題上,本研究群都有前瞻性的研究成果發表以及專利申請。